Contact

Johannes Kepler University Linz
Energy-Efficient Analog Circuits
Univ.-Prof. Dr. Harald Pretl
Altenberger Straße 69 | SCP3 0419
4040 Linz | Austria
harald.pretl@jku.at
Tel: +43 732 2468 4748

Map and directions to JKU

a.Univ.-Prof. Dr. Timm Ostermann

a.Univ.-Prof. Dr. Timm Ostermann
Vice Head

Science Park 3, 4th floor, room 0404
Phone: +43 732 2468 4738
timm.ostermann@jku.at

Publikationstyp: Aufsatz / Paper in sonstiger referierter Fachzeitschrift

Ahmed R., Sams M., Simbrunner C., Ullah M., Rehman K., Schwabegger G., Sitter H., Ostermann T.
Reproducibility and stability of C60 based organic field effect transistor, in: Syntheic Metals, Volume 161, Page(s) 2562-2565, 2012.
Gruber D., Hilber G., Ostermann T.
Voltage Reference with Programmable Temperature Coefficient and Offset Compensation, in: International Journal of Microelectronics and Computer Science, Volume 2, Number 2, Page(s) 73-80, 2011.
Tanda A., Lackner C., Ostermann T.
Organische Mikroelektronik — Schlüsseltechnologie des 21. Jahrhunderts, in: e & i Elektrotechnik und Informationstechnik, Volume 123, Number 3, Page(s) 96-100, 2006.
Koenig U., Hoeck G., Hackbarth T., Glueck M., Zeuner M., Ostermann T., Saxarra M.
n- and p-Type SiGe HFETs and Circuits, 1999.
Koenig U., Glueck M., Gruhle A., Hoeck R., Kohn E., Bozon B., Nuernbergk D., Ostermann T., Hagelauer R.
Design Rules for n-Type SiGE Hetero FETs, 1997.
Hagelauer R., Ostermann T., Koenig U., Glueck M., Hoeck R.
Performance Estimation of Si/SiGe Hetero-CMOS Ciruits, 1997.
Schroeder D., Ostermann T., Kalz O.
Comparison of transport models for the simulation of degenerate semiconductors., in: Semicond. Sci. Technol., Series vol. 9, Page(s) 364-369, 1994.

Publikationstyp: Aufsatz / Paper in Tagungsband (referiert)

Ostermann T.
OnChip Detektion von Störungen auf den Versorgungs- bzw. Signalleitungen in ICs, in: Testmethoden und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2018), 2018.
Ostermann T.
Analyse von "Soft Fails" aufgrund von ESD Ereignissen in Integrierten Schaltungen, in: Proceedings 15. ESD-Forum 2017 (München), 2017.
Ostermann T.
ESD induced EMS problems in digital IOs, in: Nordic Circuits and Systems Conference (NORCAS): NORCHIP and International Symposium of System-on-Chip (SoC), 2017 IEEE, 2017.
Ostermann T., Kaufmann M.
ESD Test Integrierter Schaltungen im Betrieb, in: 29. GI/GMM/ITG-Workshop - Testmethoden und Zuverlässigkeit von Schaltungen undSystemen (TuZ 2017) 5.-7. März 2017, Lübeck, 2017.
Rauchenecker A., Ostermann T., Wille R.
Exploiting Reversible Logic Design for Implementing Adiabatic Circuits, in: Proceedings 17 th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS , Poland, Page(s) 264-270, 2017.
Rauchenecker A., Ostermann T.
Measurement and Comparison of several Pass Transistor Logic Styles in a 350nm technology, in: Austrochip - Workshop on Microelectronics, 2017.
Ostermann T.
On Power ESD Test of Integrated Circuits, in: Proceedings 17 th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS , Poland, 2017.
Panjkov Z., Wasserbauer A., Ostermann T., Hagelauer R.
Automatic Debug Circuit for FPGA Rapid Prototyping, in: 13th IEEE International Symposiumon Intelligent Systems and Informatics SISY 2015, IEEE Subotica, 2015.
Rauchenecker A., Ostermann T.
Examination of different adder structures concerning di/dt in a 180nm technology, in: Proceeding of the 10th International Workshop on the Electromagnetic Compatibility of Integrated Circuits (EMC Compo), 2015.
Panjkov Z., Wasserbauer A., Ostermann T., Hagelauer R.
Hybrid FPGA debug approach, in: 25th International Conference on Field-programmable Logic and Applications FPL 2015, Page(s) 1-8, 2015.
Raab B., Kaufmann M., Rauchenecker A., Ostermann T.
Robust and Effcient Design Plan for Integrated Differential Negative-Gm LC VCOs, in: IEEE xplore, 2015.
Kaufmann M., Ostermann T.
Simulation model based on JEDEC JS-001-2014 for circuit simulation of HBM ESD pulses on IC level, in: Proceeding of the 10th International Workshop on the Electromagnetic Compatibility of Integrated Circuits (EMC Compo), Edinburgh, UK, Page(s) 202 - 206, 2015.
Hilber G., Burgstaller A., Stitz H., Rauchenecker A., Ostermann T., Gila J., Schiefer M.
Stability Analysis and Design Methodology for an Åkerberg-Mossberg Filter, in: IEEE International Symposium on Circuits and Systems (ISCAS) 2014, Page(s) 2097-2100, IEEE, 2014.
Rauchenecker A., Hilber G., Stitz H., Ostermann T.
Einfluss von digitalen Layout-Varianten auf die Robustheit von ICs, in: Tagungsband ZuE 2013 - Zuverlässigkeit und Entwurf, 2013.
Gruber D., Ostermann T.
An On-Chip Calibration Technique for Reducing Temperature and Offset Errors in a Programmable Voltage Reference, in: 8th International Caribbean Conference on Devices, Circuits and Systems (ICCDCS 2012), Playa del Carmen, Mexico, 2012.
Hilber G., Gruber D., Sams M., Ostermann T.
Calibration of a Flexible High Precision Power-On Reset during Production Test, in: International Test Conference (Eds.): International Test Conference 2012, 2012.
Spilka R., Hilber G., Rauchenecker A., Gruber D., Sams M., Ostermann T.
Generation of Non-Overlapping Clock Signals without using a Feedback Loop, in: IEEE 15th International Symposium on Design and Diagnostics of Electronic Circuits and Systems, TUT press, 2012.
Gruber D., Ostermann T.
Influence of Different Layout Styles on the Performance of the Calibration of an On-Chip Programmable Voltage Reference, in: Great Lake VLSI Symposium GLSVLSI 2012, Salt Lake City, Utah, USA, May 3-4 2012, 2012.
Gut W., Hilber G., Gruber D., Kaufmann M., Rauchenecker A., Ostermann T.
Low Power Real Time Clock With High Accuracy Over Large Supply Voltage Range, in: 30th NORCHIP Conference 2012, Copenhagen, 2012.
Hilber G., Gruber D., Sams M., Ostermann T.
Robuste Power-On-Reset Schaltung mit Kalibrierung im Fertigungstest, in: ZuE 2012 Zuverlässigkeit und Entwurf - 6.GMM/GI/ITG-Fachtagung, 2012, 2012.
Gruber D., Ostermann T.
Zwei-Punkt Kalibrierung einer On-Chip Spannungsreferenz im Fertigungstest, in: 24. GI/GMM/ITG-Workshop: Testmethoden und Zuverlässigkeit von Schaltungen und Systemen, 2012.
Ortner M., Forstner H., Verweyen L., Ostermann T.
A Fully Integrated Homodyne Downconverter MMIC in SiGe:C for 60 GHz Wireless Applications, in: SiRF2011 - 11th Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, 2011, 2011.
Ortner M., Tong Z., Ostermann T.
A millimeter-wave wide-band transition from a differential microstrip to a rectangular waveguide for 60 GHz applications, in: Antennas and Propagation (EUCAP), Proceedings of the 5th European Conference on, Page(s) 1946 -1949, 2011.
Gruber D., Hilber G., Ostermann T.
A Voltage Reference with On-Chip Trimmable Temperature Coefficient and Offset Voltage, in: Andrzej Napieralski (Eds.): Proceedings of the 18th International Conference Mixed Design Of Integrated Circuits and Systems 2011, Page(s) 231-236, 2011.
Haubeneder M., Sams M., Ostermann T.
Algorithmus für eine automatisierte Designoptimierung eines zweistufigen Miller-Operationsverstärkers unter Verwendung von Submicron-CMOS-Transistor Modellen., in: Kerstin Schneider-Hornstein, Horst Zimmermann (Eds.): Austrochip 2011, Workshop on Microelectronics, Page(s) 73, 2011.
Spilka R., Linkesch W., Ostermann T.
An automatically generated VHDL Code of a Delta-Sigma-Modulator, in: MIXDES 2011 - 18th International Conference Mixed Design of Integrated Circuits and Systems, 2011, 2011.
Sams M., Ostermann T.
Einfluss der Prozess Variation auf die Modellierung von Organischen Solarzellen, in: URSI Kleinheubacher Tagung 2011, 26.09-28.09.2011, Miltenberg, Deutschland, 2011.
Gruber D., Ostermann T.
Entwurf, Simulation und Messung einerSpannungsreferenz mit kalibrierbarem Temperaturkoeffizienten und Absolutwert, in: URSI Kleinheubacher Tagung 2011, 26.09-28.09.2011, Miltenberg, Deutschland, 2011.
Spilka R., Hilber G., Ostermann T.
Generierung von nichtüberlappenden Takten ohne Rückkopplung, in: URSI Kleinheubacher Tagung 2011, 26.09-28.09.2011, Miltenberg, Deutschland, 2011.
Gruber D., Hilber G., Ostermann T.
Mehrstufige kalibrierbare temperaturstabile Referenz, in: 5. GI/GMM/ITG-Fachtagung Zuverlässigkeit und Entwurf, Page(s) 70-75, 2011.
Ortner M., Tong Z., Ostermann T.
Mixed-mode S-parameter extraction for differential microstrip to waveguide transitions, in: Antennas and Propagation (EUCAP), Proceedings of the 5th European Conference on, Page(s) 1793 -1796, 2011.
Ahmed R., Sams M., Simbrunner C., Rehman K., Schwabegger G., Sariciftci S., Ostermann T., Sitter H.
Reproducibility and stability measurement of OFET, in: E-MRS 2011 - European Materials Research Society - Spring Meeting, 2011, 2011.
Spilka R., Gruber D., Ostermann T.
Use of a Calibrated Voltage Reference to Enhance the Performance of Switched Capacitor Sigma-Delta ADCs over Process Corner, in: NORCHIP, 2011 (Eds.): NORCHIP, 2011, 2011.
Sams M., Lackner C., Ostermann T.
Area Dependent Simulation Model for the Double Exponential Effect In I(V)-Characteristics of Solar Cells, in: Photovoltaic Specialists Conference (PVSC), 2010 35th IEEE, 2010.
Sams M., Lackner C., Ostermann T.
Determining the Optimal Length of a Solar Cell using an Area Dependent Simulation Model, in: International Symposium on Flexible Organic Electronics, 2010.
Lackner C., Sams M., Ostermann T.
From Single Organic Devices to Integrated Circuits, in: International Symposium on Flexible Organic Electronics, 2010.
Lackner C., Sams M., Ostermann T.
Implementation of an accurate OFET-Model in VHDL-AMS, in: Proceeding of International Symposium on Flexible Organic Electronics 2009, 2009.
Sams M., Lackner C., Ostermann T.
Solar Cell Model for Circuit Simulations with intensity of light as only independent parameter, in: Proceeding of International Symposium on Flexible Organic Electronics 2009, 2009.
Lackner C., Sams M., Ostermann T.
An Electrical Model for Organic Transistors, in: 1st Intern. Symposium on Flexible Organic Electronics 2008, 2008.
Lackner C., Sams M., Ostermann T.
An Enhanced Model for Organic Transistors Compared to Existing Models in Use, in: Proc. of the 15th Intern. Conference MIXDES 2008, 2008.
Sams M., Lackner C., Ostermann T.
Extracting DC-Parameters from an organic solar cell for circuit simulation, in: 1st Intern. Symposium on Flexible Organic Electronics 2008, 2008.
Sams M., Lackner C., Ostermann T.
Precise and easy to use spice model for organic solar cells, in: Proc. of the 15th Intern. Conference MIXDES 2008, 2008.
Gruber D., Hilber G., Nakovits T., Preineder H., Lamedschwandner K., Ostermann T.
Störfestigkeitsüberprüfung einer integrierten Bandabstandsreferenz, in: JKU (Eds.): Austrochip 2008, 2008.
Sams M., Lackner C., Ostermann T.
An enhanced model for circuit simulation of polymer photodiodes and solar cells, in: International Semiconductor Device Research Symposium ISDRS, 2007.
Spilka R., Hirth M., Hilber G., Ostermann T.
On-chip digitally trimmable voltage reference, in: 25th Norchip conference 2007, 2007.
Holzmann K., Ostermann T.
Designplan eines Source Cross Coupled Pair OTA, in: Austrochip 2006, 2006.
Lackner C., Gut W., Spilka R., Ostermann T., Hagelauer R., Klauk H., Schmid G., Halik M., Dehm C.
Demonstration of an Integrated Digital Circuit using a Pentacene Organic Transistor Technology, in: Proceedings of the 12th International Conference Mixed Design of Integrated Circuits and Systems (MIXDES), 2005.
Lackner C., Klauk H., Spilka R., Zschieschang U., Gut W., Eder F., Rohde D., Ostermann T., Schmid G., Tanda A.
Realization of a 5-stage Divider Circuitry in p-type Polymer Transistor Technology, in: Proceedings off the International Electron Devices Meeting (IEDM) 2005, 2005.
Springer A., Heinrichs G., Winkel J., Wittmann E., Maurer L., Drewes C., Ostermann T., Stuhlberger R., Wicpalek C., Kronberger R.
A Hybrid Galileo/W-CDMA Receiver Architecture for Mass-Market Applications, in: Proc. NAVITEC, 2004.
John W., Krahn L., Ostermann T., Arzt A., Kössl R., Hagelauer R., Fuchs H., Lackner C.
Advanced RF Design Center — An e-Learning Course, in: Proceedings of the 11th International Conference Mixed Design of Integrated Circuits and Systems (MIXDES), 2004.
Ostermann T., Deutschmann B., Lackner C.
Characterisation of the Radiated Electromagnetic Emission of Clock Trees, in: 4rd International Workshop on Electromagnetic Compatibility of Integrated Circuits (EMCCOMPO 2004), 2004.
John W., Elst G., Mammen H., Jancke R., Grote M., SCHWARZ P., Sauer A., Knöchl U., Sicard E., Ostermann T., Lackner C., Kössl R., Hagelauer R., Sommer G., Arzt A., Fuchs H., Krahn L.
eLearning Platform with Microelectronic Contents, in: IASTED International Conference on WEB-based Education (WBE 2004), 2004.
Jungreithmair R., Ostermann T., Bacher C., Schneider D., Gut W., Kössl R., Hagelauer R., Deutschmann B., Lackner C.
A test-chip to characterize the benefit of on-chip decoupling to reduce the electromagnetic emission of integrated circuits, in: Proceedings of the 2003 IEEE International Symposium on Electromagnetic Compatibility (EMC), 2003.
John W., Krahn L., Mammen H., Ostermann T., Lackner C., Kössl R., Elst G., Scholz N., Grote M., SCHWARZ P., Jancke R., Knöchl U., Sauer A., Hagelauer R.
Advanced Microelectronics Education for The Information and Communication Technology, in: Proc. of the 10th International Conference Mixed Design of Integrated Circuits and Systems (MIXDES), 2003.
John W., Krahn L., Mammen H., Ostermann T., Lackner C., Pistauer M., Hagelauer R., Beer K., Sauer A., SCHWARZ P., Elst G., Kössl R.
LIMA: The New e-Learning Platform in Microelectronic Applications, in: Proceedings of the 2003 IEEE International Conference on Microelectronic Systems Education, 2003.
Hueber G., Ostermann T., Bauernfeind T., Raschhofer R., Hagelauer R.
New Approach of Ultrasonic Distance Measurement Technique in Robot Applications, 2000.
Hueber G., Bauernfeind T., Ostermann T., Hagelauer R.
GARP - ein mobiler autonomer Roboter, 1999.
Schroeder D., Ostermann T., Kalz O.
Non-linear contacts - Schottky diode soft-breakdown and hybrid diode with contact over pn-junction, Page(s) 75-78, 1994.
Schroeder D., Ostermann T., Kalz O.
Nonlinear Contact Resistance and Inhomogeneous Current Distribution at Ohmic Contacts, in: Proc. 5th Int. Conf. on Simulation of Semiconductor Devices and Processes (SISDEP 93), Page(s) pp. 445-448, Springer, 1993.

Publikationstyp: Aufsatz / Paper in Tagungsband (nicht-referiert)

Krahn L., Ostermann T., Sommer G., Kössl R., Hagelauer R., Lackner C.
E-Learning Platform in Microelectronic Applications, in: Tagungsband Informationstagung Mikroelektronik 2003, 2003.
Ostermann T., Bacher C., Bauernfeind T., Lackner C., Kössl R., Gut W., Hagelauer R.
A new differential digital output interface to reduce switching noise coupling in mixed-signal ICs, 2002.
Ostermann T., Schneider D., Bacher C., Deutschmann B., Jungreithmair R., Gut W., Lackner C., Kössl R., Hagelauer R.
Characterization of the influence of different power supply styles on the electromagnetic emission of ICs by using the TEM cell method (IEC 61967-2), 2002.
Ostermann T., Schneider D., Bacher C., Deutschmann B., Jungreithmair R., Lackner C., Kössl R., Gut W., Bauernfeind T., Hagelauer R.
Ein Test-Chip zur Untersuchung des Einflusses von On-Chip Decoupling Kapazitäten zur Verringerung der Störemission von ICs, 2002.
Ostermann T., Lackner C., Kössl R., Hagelauer R., Pistauer M., Beer K., Krahn L., Mammen H., John W., Sauer A.
Ein Überblick über das Projekt LIMA "Learning Platform in Microelectronic Applications", 2002.
Diener K., Elst G., John W., Krahn L., Ostermann T., Sauer A., Schwarz P.
e-Training for Critical Microelectronic Disciplines over the Fraunhofer Knowledge Network (FKN), 2002.
Ostermann T., Lackner C., Beer K., Krahn L., Mammen H., John W., Sauer A., Schwarz P., Elst G., Pistauer M.
LIMA - Learning Platform in Microelectronic Applications - An Overview, Page(s) 83-88, 2002.
Ostermann T., Schneider D., Bacher C., Deutschmann B., Jungreithmair R., Lackner C., Kössl R., Gut W., Bauernfeind T., Hagelauer R.
Untersuchung des Einflusses von On-Chip Decoupling Kapazitäten auf die Verringerung der Störemission von Integrierten Schaltungen, 2002.
Ostermann T., Bauernfeind T., Hueber G., Hagelauer R.
Einsatz von Silizium-Germanium in Standard Silizium IC, 2001.
Bauernfeind T., Ostermann T., Hueber G., Hagelauer R.
Entwurf zeitkontinuierlicher Delta-Sigma-Modulatoren, 2001.
Hueber G., Bauernfeind T., Ostermann T., Hagelauer R.
GARP - Prototyp eines autonomen Roboters, 2001.
Hueber G., Bauernfeind T., Ostermann T., Hagelauer R.
Parallelization Technique for an Interface Board for DVB-S/IP Compliant Data Transfer, 2001.
Ostermann T., Bacher C., Bauernfeind T., Lackner C., Kössl R., Gut W., Hauer R., Hueber G., Hagelauer R.
Reduzierung von digitalem Rauschen in gemischt analog/RF/digital Schaltungen, 2001.
Hueber G., Bauernfeind T., Ostermann T., Hagelauer R.
Viper - Entwicklung einer CompactPCI Karte für DVB kompatible High-Speed Datenübertragung, 2001.
Ostermann T., Bauernfeind T., Hagelauer R.
SiGe-MODFET Bauelemente und Schaltungen Überblick und Vergleich mit Bulk-Si-MOS Technologie, 2000.
Ostermann T., Bauernfeind T., Hagelauer R.
Silizium-Germanium - auch eine Technologie für FET-Schaltungen?, 2000.
Bauernfeind T., Ostermann T., Gut W., Raschhofer R., Hagelauer R.
Systementwurf eines zeitkontinuierlichen Multibit-Sigma-Delta-Modulators, 2000.
Ostermann T., Hagelauer R., Zeuner M., Koenig U.
A New Static Model for Si/Si1-xGex-MODFETs for Use in SPICE-Based Simulators, 1999.
Koenig U., Hoeck G., Hackbarth T., Glueck M., Zeuner M., Ostermann T., Saxarra M.
n- and p-Type SiGe HFETs and Circuits, 1998.
Ostermann T., Dobersberger M., Minichshofer J.
Analoge Hardware Beschreibungssprache (AHDL) contra SPICE zum Einsatz in der Schaltungssimulation, 1997.
Ostermann T., Glueck M., Hagelauer R., Koenig U., Dobersberger M., Birk M., Oehler F.
Inverter Circuits with Si/SiGe n-type MODFETs, 1997.
Koenig U., Glueck M., Gruhle A., Hoeck R., Kohn E., Bozon B., Nuernbergk D., Ostermann T., Hagelauer R.
Design Rules for n-Type SiGe Hetero FETs, 1996.